免费代理软件接口实现灵活的内存配置图四

抹除时序

图 5呈现SPMI NAND闪存在抹除期间的时序，以下说明如何对多个闪存芯片同时进行抹除。第1虚构频率至第2虚构频率是对某一芯片执行功能编号‘3’，也就是对某一区块进行抹除。闪存在接收到区块抹除指令(BERS)之后启动抹除电压产生器。第3虚构频率至第4虚构频率是对另一芯片执行功能编号‘3’；软件程序在致能最后的芯片时，抹除电压产生器从启动至稳定的时间(tEV)至少占用1个tIO。微处理器在第4虚构频率指令#CAE以及#ACT的逻辑讯号转成低准位。

微处理器在第5虚构频率启动低频率定时器；在计时结束后，微处理器逐一读取各芯片的状态，并且剔除那些已经处于备妥状态的芯片；以上的动作即是图中所示的第6虚构频率至第10虚构频率。例如，微处理器在第8虚构频率确认第二芯片仍然处于忙碌状态，所以读取到的数据是‘0x00’；紧接着，再次启动低频率定时器；第10虚构频率，微处理器直接读取第二芯片的状态。微处理器在第11虚构频率指令#CAE以及#ACT的逻辑讯号转成高准位。当#ACT的逻辑讯号再次回到高准位之时内存芯片的工作状态立即解除。

免费代理软件接口实现灵活的内存配置图五

结语

SPMI的时序可以在操作过程中透过EBI来读取闪存的忙碌状态，但不能立即得知。闪存芯片包含一接脚，用于向微处理器表示它的忙碌状态，所以微处理器可以透过硬件中断来实时得知芯片是否处于备妥状态。

单核心微处理器在存取相对低速的内存芯片时，无论是透过硬件控制器或是软件程序皆要等待储存单元的储存状态被写入电路改变或被读取电路侦测；在这样的条件下并不必担心软件程序会影响应用程序的执行速度。对于多核心微处理器，单一硬件控制器需要预先设定缓冲空间来编排来自各核心的指令，然而软件程序可以灵活配置。

小编介绍的免费代理软件接口实现灵活的内存配置各位看懂了吗？