微处理器的外部总线接口(External Bus Interface；EBI)用于存取或控制外部的周边装置，但是闪存、同步动态随机存取内存(SDRAM)各自拥有特定的装置接口。原因之一是免费代理软件接口这些类型的内存芯片在存取内部储存单元(storage cell)时所需耗费的时间远远大于EBI的作业时间，另一原因是不同类型的内存有其独特的存取特性。例如，闪存对于储存单元的写入是程序化(programming)，在程序化之前必须先抹除(erase)。

SPMI的硬件结构和软件工程

图 1呈现微处理器和各类型的内存之间应用软件代理内存接口(Software Proxy Memory Interface；SPMI)的硬件结构(关于软件代理接口的更多讨论，请参考笔者先前发表的《软件代理接口提升内存存取效率》一文)。软件程序在微处理器内部执行时控制二输出脚，并且协同EBI来存取或控制各种内存。这二输出脚的讯号是单元存取致能(cell access enable，#CAE)以及启动(activating，#ACT)，形成如图 1所示的一组控制讯号，亦即‘Control 1’。由于闪存在进行程序化和抹除时皆需耗费非常久的时间，所以使用另一组控制讯号，亦即‘Control 2’。

依据内存的存取特性和访问时间来撰写其所对应的软件程序，软件工程师必须适时使用EBI来传输数据和控制GPIO来操作内存装置。当SPMI的程序代码被微处理器执行时，EBI和GPIO一定是循序动作；其中，EBI负责传输数据，GPIO负责控制储存单元的存取，并且依据内存的存取特性来交替使用EBI和GPIO。这是简单介绍SPMI在软件工程上的基本知识；顺便一提，用于存取DRAM的程序代码也可转成微处理器的微码(microcode)。

免费代理软件接口实现灵活的内存配置图一

SPMI的特征

图 2呈现SPMI DRAM与[DDR-n] SDRAM的差异，用来介绍SPMI的独到特征。SPMI DRAM芯片包含控制逻辑(control logic)，但没有自动更新(auto refresh)以及延迟锁定回路(DLL)，这样的硬件架构可降低单一芯片的成本。除此之外，SDRAM的控制逻辑比SPMI DRAM更加复杂。软件工程师可善加利用系统单芯片(SoC)的内部装置以及硬件平台的装置来实现自动更新的功能。

对于基本的自动更新，其所相关的硬件电路包含定时器，更进阶的自动更新就需要温度传感器；这一定时器以及温度传感器并不要求精确度也不要求速度。如果在SDRAM芯片内部执行自动更新会产生正比于芯片数量的功率消耗。SoC可以包含高效率处理器和低功率处理器，某些SoC也有温度传感器；除此之外，先进的硬件平台会侦测SoC与周边芯片之间的环境温度。因此，当SoC在低功率运行时，SPMI的软件程序可以使用低频率定时器和各温度传感器来执行自动更新。例如，SoC透过内部的N模计数器来降低核心的工作频率，然后使用图 2所示的第一定时器、核心温度传感器、周边温度传感器。

异步SRAM的访问时间可以直接换算出操作频率的极限或直接判断存取效率的良窳，但DDR-n SDRAM的操作频率受限于DLL的锁定频率(lock in frequency)，其存取效率受限于速度箱(speed bin)的数值。DLL的电路设计有其预定的频率范围，于是SDRAM控制器的频率频率不能大幅变更；这对于硬件工程师在设计硬件平台时，不易在应用设计与组件规格之间取得较佳的平衡；当这一硬件平台转给软件工程师之后就成了锱铢必较的软件工程。

软件程序与数字逻辑之间具有互换的本质，于是SPMI的功能可以转换成硬件控制器，此即图 2所示的SPMI控制器。由于SPMI的动作仅是单纯控制EBI和GPIO的时序，所以该控制器的硬件组件可以使用电场可程序门阵列(Field Programmable Gate Array；FPGA)，或是复合型可程序逻辑组件(Complex Programmable Logic Device；CPLD)。

(译名解读：原文‘Field’应是暗喻应用经由横向电场而能工作的晶体管，即「场效晶体管」(FET)；而原文‘Gate’在开发上应不受限于「逻辑闸」，例如模拟开关也是一种闸；原文‘Complex’在硬件架构上则是复合许多PLD。)